2008年7月20日 星期日

analog0721

  1. SCU 74 bit16:17, bit23:24 must disable in the host side.
  2. VR108 bit13 must set to 0 (single edge clock mode) and bit 11:10 set to 0(no delay) for the EVB board.
  3. VR30C bit8:15 (Mode detection edge pixel threshold) set to 0x65.
張貼者： 於
標籤：

沒有留言:

張貼留言

訂閱： 張貼留言 (Atom)